HDLBits

反向100个bit的顺序。使用always的组合逻辑实现。

module top_module( 
    input [99:0] in,
    output [99:0] out
);
    reg [7:0] i;
    always @ (*) begin
        for (i = 0; i < 100; i += 1) begin
            out[100 - i - 1] = in[i];
        end
    end

endmodule